產業分析
HBM4 與 HBM4E 技術與供應鏈全解析：三大原廠如何從記憶體製程走向先進封裝
HBM4 與 HBM4E 的競爭，同時發生在 DRAM 晶粒、底層邏輯晶片與堆疊封裝。SK hynix、三星與美光採取不同的製程組合，也讓晶圓代工、接合設備、封裝材料、測試與載板供應商各自扮演關鍵角色。理解這條供應鏈，需要先分清楚產品世代、製造技術，以及已被公開確認的合作關係。
HBM4E 是什麼？先分清楚產品世代與製程世代
AI 加速器的運算速度愈快，記憶體能否及時供應資料就愈重要。HBM（High Bandwidth Memory，高頻寬記憶體）將多層 DRAM 晶粒垂直堆疊，利用矽穿孔（TSV）與晶粒間的接點傳遞訊號，再以高密度封裝連接 GPU 或其他加速器。[1][16]
HBM4E 是接續 HBM4 的增強世代。美光的 HBM4E，與 SK hynix、三星的 HBM4，並不是同一世代產品的不同命名；三家都有各自的 HBM4 與後續 HBM4E 路線。[3][4][6][9]
不過，產品升級不代表每個製造環節都必須同時更換技術。分析 HBM 製程，至少要拆成三部分：
1. DRAM 晶粒：負責儲存資料，製程與設計影響容量密度、功耗及良率。 2. 底層邏輯晶片（Logic Base Die）：位於堆疊底部，承擔介面與控制相關功能，也成為客製化設計的重要位置。 3. 堆疊與封裝：將多層晶粒接合，處理電性連接、厚度、散熱與結構可靠度。
因此，看到「1c DRAM」、「4 奈米 Base Die」與「MR-MUF」時，應將它們視為三個不同面向，不能放在同一條製程尺度上比較。
HBM4 與 HBM4E 的主要技術差異
HBM4 相較 HBM3E 的重要變化，是外部資料介面由 1,024 位元擴大至 2,048 位元。HBM4E 則在這個架構基礎上，進一步提高傳輸速度、容量與能源效率，並擴展客製化設計空間。[1][13]
| 比較項目 | HBM4 | HBM4E | 對製造與供應鏈的影響 |
|---|---|---|---|
| 產品定位 | 接續 HBM3E 的新世代產品 | 接續 HBM4 的增強世代 | 須分別追蹤送樣、驗證與量產進度 |
| 資料介面寬度 | 2,048 位元 | 已公開的介面方案維持 2,048 位元 | 頻寬提升更依賴每個資料接腳的速度與介面設計 |
| 已公布的速度例子 | 美光超過 11 Gbps；三星 11.7 Gbps，並公布更高速度能力 | 三星樣品穩定速度 14 Gbps、最高 16 Gbps；SK hynix 樣品最高 16 Gbps | 高速訊號、供電、散熱與測試難度提高 |
| 容量配置例子 | 12 層 36GB；另有 16 層 48GB 產品或樣品 | SK hynix、三星已公布 12 層 48GB 樣品 | 提升單顆 DRAM 密度，也能增加容量，不一定只靠增加層數 |
| DRAM 製程 | 各家採不同節點 | 部分原廠換代，部分延用節點並改良設計 | HBM4E 沒有一套三家共同採用的製程配方 |
| 底層邏輯晶片 | 已出現記憶體原廠與邏輯晶圓代工合作 | 標準產品與客製化產品並行 | 晶圓代工、介面 IP 與共同設計的重要性增加 |
| 晶粒接合 | 既有微凸塊與堆疊技術持續改良 | 既有技術延伸，並評估或導入部分混合接合方案 | HBM4E 不等於全面改用混合接合 |
資料來源：[1][4][5][6][7][8][13][25]。表內速度與容量為各廠公開案例，並非所有產品共同保證的規格；樣品最高速度也不等於客戶系統的實際運作速度。
以 2,048 位元介面、每個資料接腳 12 Gbps 為例，理論頻寬為 2,048 × 12 ÷ 8 = 3,072 GB/s，約為 3.07 TB/s。這是介面理論值，實際應用仍受控制器、存取模式及系統設計影響。
三大原廠的 HBM4、HBM4E 製程比較
三家的差異，集中在何時升級 DRAM 製程、由誰製造 Base Die，以及如何延伸既有封裝能力。
| 原廠／產品 | DRAM 晶粒製程 | 底層邏輯晶片及製造分工 | 公開進度與資訊範圍 |
|---|---|---|---|
| SK hynix HBM4 | 1b，10 奈米級第五代 DRAM | 與台積電合作，採用其先進邏輯製程製造 Base Die | 已公布量產出貨；官方合作資料未將所有版本限定為同一個代工節點。[1][2] |
| SK hynix HBM4E | 官方新聞室技術訪談提及 1c 路線 | 具體 Base Die 製程節點未完整公開 | 已送出 12 層 48GB 樣品；1c 資訊屬公開技術路線，須與最終產品規格區分。[3][4] |
| 三星 HBM4 | 1c，10 奈米級第六代 DRAM | 三星 Foundry 4 奈米 Base Die | 2026 年 2 月宣布商業量產出貨。[5] |
| 三星 HBM4E | 已公布樣品仍採 1c | 已公布樣品仍採三星 Foundry 4 奈米 Base Die | 2026 年 5 月宣布送樣，透過設計與製程優化提升表現。[6] |
| 美光 HBM4 | 1β（1-beta） | Base Die 與 DRAM 晶粒由美光內部設計、製造 | 2026 年已進入大量出貨，包含 12 層 36GB 產品。[7][8][9] |
| 美光 HBM4E | 1γ（1-gamma） | 與台積電合作製造標準版及客製化版 Base Die | 公開規畫為 2027 曆年量產；詳細代工節點未在本文引用的一手資料中完整揭露。[8][9] |
製程名稱要分開解讀。1b、1c、1β、1γ 是各原廠的 DRAM 技術世代名稱，並不是「1 奈米」；不同公司的名稱，也不能直接換算成相同實體尺寸。Base Die 的 4 奈米則屬邏輯製程命名，與 DRAM 節點不是同一種比較基準。
SK hynix：DRAM、邏輯代工與 MR-MUF 分工推進
SK hynix 的 HBM4 採用 1b DRAM，並與台積電合作開發底層邏輯晶片。這使 HBM 的製造分工同時涉及記憶體製程與邏輯代工；雙方也針對 HBM 與 CoWoS 的整合合作。[1][2]
到了 HBM4E，SK hynix 已公布的 12 層 48GB 樣品，仍使用 Advanced MR-MUF。這個案例顯示，增加容量與提升速度，可以和既有堆疊技術的持續改良一起進行。[4]
三星：延用 1c 與 4 奈米組合，透過設計優化升級
三星的特色是同時具備 DRAM、邏輯晶圓代工與封裝能力。其 HBM4 與已公布的 HBM4E 樣品，都採用 1c DRAM 與 4 奈米 Base Die。[5][6]
因此，不能將三星 HBM4E 概括寫成「必須改用 1d DRAM 或 2 奈米 Base Die」。目前公開樣品的升級，包含記憶體與邏輯架構優化、容量增加，以及低功耗和封裝設計改善；後續客製化版本仍應依個別公告判斷。[6]
美光：從內部製造 Base Die，走向與台積電合作
美光 HBM4 使用 1β DRAM，Base Die 也由內部設計與製造。HBM4E 則轉向 1γ DRAM，並與台積電合作製造標準與客製化 Base Die，是三家之中製造分工變化相當明確的一條路線。[8][9]
1γ 的技術改變包含導入 EUV 極紫外光微影與新一代高介電常數金屬閘極技術。這說明製程演進涉及圖形化與電晶體技術，但一般 DRAM 的改善幅度，不能直接當作 HBM4E 成品的效能或良率增幅。[11]
在 2026 年 9 月的財報說明中，美光也披露與 NVIDIA 合作開發客製化 HBM4E 實作 NVHBM，預計用於後續 GPU 與 NVLink Fusion 平台。這是客製化合作的公開進展，尚不能據此認定所有 HBM4E 都採用相同設計。[10]
堆疊封裝怎麼做？MR-MUF、TC-NCF 與混合接合
HBM 的「12 層」或「16 層」，通常指 DRAM 晶粒層數；下方還有 Base Die。晶粒愈薄、層數愈高，接合精度、翹曲控制、散熱與良率就愈重要。
| 技術 | 製程如何運作 | 主要工程課題 | 與 HBM4／HBM4E 的公開關係 |
|---|---|---|---|
| MR-MUF，大量回焊與模封底部填膠 | 晶粒堆疊、定位後，透過回焊形成微凸塊接點，再以模封材料填充與保護晶粒間隙 | 填充均勻性、空洞、翹曲、散熱與製程效率 | SK hynix 已明確公布 HBM4 與 HBM4E 使用 Advanced MR-MUF。[1][4][14] |
| TC-NCF，熱壓接合與非導電薄膜 | 使用溫度、壓力完成晶粒接合，NCF 提供填充、絕緣與結構保護；電流仍經金屬接點傳遞 | 對位、壓力與溫度控制、薄膜特性、接合時間 | 三星公開表示已具備 TC-NCF 的 16 層量產技術能力；這不等同於所有 16 層產品均已量產。[12] |
| Hybrid Bonding，混合接合 | 將介電層與銅接點直接接合，在該接合介面省去傳統焊料微凸塊 | 表面平坦度、潔淨度、銅表面處理及對位精度 | 三星曾提供 HBM4 混合銅接合樣品，並規畫在 HBM4E 階段部分商業化。[12][16] |
HBM4E 並未要求所有廠商全面採用混合接合。SK hynix 的 HBM4E 樣品仍採 MR-MUF；三星的混合銅接合則須區分送樣與商業化計畫。美光的 HBM4／HBM4E 詳細接合流程，在本文採用的一手資料中尚未完整揭露，不宜直接補上一套確定的設備與材料名單。
這些技術也不應只看「有沒有膠」。MR-MUF 與 TC-NCF 的填充材料，主要負責保護、絕緣與機械支撐；混合接合改變的是晶粒接合介面，不能推論整個封裝都不再需要聚合物材料。
製程供應鏈：誰負責哪一段？
HBM 的供應鏈可分成產品設計與晶圓製造、TSV 與堆疊加工，以及測試與系統封裝。以下依公開證據區分三種關係：已確認的產品或合作、已確認的 HBM 相關業務，以及僅能確認的技術能力。具備相關能力，不代表已取得某一家原廠的 HBM4 或 HBM4E 訂單。
設計、DRAM 與底層邏輯晶片
| 製程／環節 | 代表性廠商 | 具體工作與公開關係 |
|---|---|---|
| DRAM 設計、製造與 HBM 產品整合 | SK hynix、三星、美光 | 三家提供 HBM4，並推進 HBM4E；各自負責 DRAM 技術、產品設計與堆疊整合。[1][4][5][6][7][9] |
| Base Die 晶圓製造 | 台積電、三星 Foundry、美光 | 台積電與 SK hynix 合作 HBM4，並與美光合作 HBM4E；三星已公布的 HBM4／4E Base Die 採自家 4 奈米；美光 HBM4 採內部製造。[2][5][6][8] |
| HBM 介面 IP、控制器與 ASIC 設計支援 | 創意電子（GUC）、Synopsys、Cadence | 創意已展示台積電 3 奈米的 12 Gbps HBM4 PHY／控制器；Synopsys 與 Cadence 提供 HBM4／HBM4E 相關介面 IP。[13][15] |
其中，創意展示的 3 奈米 HBM4 IP，不能直接解讀為某家 HBM 的 Base Die 採 3 奈米製程。加速器端的 HBM 控制器／PHY，與記憶體堆疊底部的 Base Die，是不同的設計位置。創意公告確認的是 IP 平台與封裝展示，並未指名其為某家原廠設計 Base Die。[15]
微影、TSV、薄化、接合設備與材料
| 製程／環節 | 代表性廠商 | 參與方式 | 公開證據範圍 |
|---|---|---|---|
| DRAM 與邏輯晶片微影 | ASML | 提供 DUV／EUV 微影設備，支援先進 DRAM 與邏輯製程 | 可確認設備與應用領域；不能把所有 HBM4／4E 生產層別都視為使用 EUV。[26] |
| TSV 蝕刻、薄膜與金屬化 | Lam Research、Applied Materials | 製作垂直孔洞、絕緣／阻障層與銅互連；Lam 公布 Syndion、SABRE 3D 等 HBM 相關方案 | 可確認 HBM／TSV 製程能力；各原廠、各代產品的設備配置未全部公開。[16] |
| 晶圓薄化與切割 | DISCO | 研磨、薄化、切割，支援薄晶粒的加工與後續堆疊 | 官方技術資料明列 HBM 應用；不能據此推定特定原廠的獨家供應關係。[17] |
| 高精度堆疊與熱壓接合設備 | Hanmi Semiconductor、ASMPT | 提供 HBM 晶粒堆疊／接合設備 | Hanmi 公開展示 HBM 用 TC BONDER；ASMPT 明確公布取得多家 HBM 廠的 HBM4 12 層訂單，但未公開全部客戶名稱。[18][19] |
| 模封與底部填膠材料 | 住友電木（Sumitomo Bakelite） | 提供 HBM 用封裝材料，包含 MUF 相關材料 | 可確認 HBM 材料產品；不代表已確認所有 HBM4／4E 型號的材料供應。[20] |
| 非導電薄膜 NCF | Resonac | 用於晶粒堆疊的絕緣、填充與接合材料 | 已公開 HBM 用 NCF 與擴產計畫；個別 HBM4／4E 客戶及料號仍須另外確認。[20] |
接合設備與封裝材料需要共同調校。設備名稱包含「TC Bonder」，也不能單憑名稱就認定整條產線一定採用 TC-NCF；必須進一步確認它在該產線負責定位、預接合，還是最終接合。
測試、系統封裝與載板
| 製程／環節 | 代表性廠商 | 參與方式與公開證據範圍 |
|---|---|---|
| 晶圓與 HBM 電性測試 | Advantest、FormFactor | Advantest 提供記憶體測試系統；FormFactor 公布支援 HBM4 的探針卡方案。測試用於篩選良品與驗證高速介面，各原廠的完整配置並未全部公開。[21] |
| GPU／ASIC 與 HBM 的高密度封裝 | 台積電 | CoWoS 將運算晶片與 HBM 整合；SK hynix 與台積電已公開相關合作。[2] |
| 異質整合與記憶體堆疊服務 | 日月光（ASE）、力成（PTI） | 日月光 VIPack 提供邏輯與 HBM 整合平台；力成公布 TSV、記憶體堆疊及熱壓接合能力。本文將其列為相關技術與服務供應商，未認定其取得特定 HBM4／4E 量產訂單。[22] |
| 高階封裝載板 | 欣興、南電、景碩 | 提供高階 IC 載板或 FC-BGA 等產品，位於加速器封裝的支撐與電性連接環節；公開產品能力不等於特定 HBM4／4E 專案的供應確認。[23] |
| 載板絕緣材料 | 味之素（Ajinomoto） | ABF 用於封裝載板的增層絕緣材料；其位置與用途，和 DRAM 晶粒之間的 MUF／NCF 不同。[23] |
HBM 堆疊與 CoWoS：兩段封裝，兩種分工
理解供應鏈時，最容易混淆的是「把 HBM 做出來」，與「把 HBM 放進 AI 加速器封裝」這兩件事。
第一段是在記憶體產品內部，將多層 DRAM、TSV 與 Base Die 整合成 HBM 堆疊。這段涉及晶粒薄化、接合、填膠與記憶體測試。
第二段則將完成的 HBM 與 GPU／ASIC 透過中介層或其他高密度互連結構整合，再連到封裝載板。CoWoS 屬於這一層的整合技術；ABF 載板也在這個更大的封裝結構中發揮作用。[2][16][23]
因此，台積電在這條產業鏈可能同時扮演 Base Die 晶圓代工與加速器先進封裝兩種角色，但兩者是不同工作。載板廠、封測廠與 HBM 原廠的業務位置，也應分別辨識。
下游客戶如何影響 HBM 的技術選擇？
HBM 的規格與量產時程，通常需要配合加速器平台共同開發與驗證。客戶重視的不只是最高頻寬，也包括功耗、散熱、可用容量、封裝空間與穩定供應。
目前已有具體公開案例：美光公布 HBM4 用於 NVIDIA Vera Rubin；SK hynix 展示搭載其 HBM4 的 Rubin 相關產品；三星與 AMD 的合作備忘錄，則涵蓋為 AMD Instinct MI455X 提供主要 HBM4 供應的合作方向。[7][24][25]
這些案例反映產品與平台之間的連結，但展示、合作備忘錄、完成驗證與大量出貨，代表不同階段，不能直接互相替代。美光披露的 NVHBM 合作，也顯示客製化 HBM4E 正讓記憶體原廠與加速器設計商的合作進一步深入。[10]
資料來源與備註
- 以下以原廠新聞稿、技術文件、法說資料與官方產品頁為主。資料截至 2026 年 10 月 4 日；技術路線與量產計畫保留其原本的預期性質。
- [1] SK hynix：HBM4 開發完成與量產準備（2025-09-12）；2026 年第二季營運結果（2026-07-29）。
- [2] SK hynix：與台積電合作發展 HBM 技術（2024-04-19）。
- [3] SK hynix：Future Talents Class：HBM、TSV、MR-MUF 與後續技術（2026-06-08，官方新聞室刊登的專家技術訪談）。
- [4] SK hynix：12 層 HBM4E 樣品出貨（2026-06-18）。
- [5] Samsung：HBM4 商業出貨與製程規格（2026-02-12）。
- [6] Samsung：HBM4E 樣品出貨與製程規格（2026-05-29）。
- [7] Micron：HBM4 送樣公告（2025-06-10）；為 NVIDIA Vera Rubin 生產 HBM4（2026-03-16）。
- [8] Micron：季度財報與法說資料庫，FY2025 Q4 Prepared Remarks（2025-09-23，HBM4E 與台積電合作）及 FY2026 Q1 Prepared Remarks（2025-12-17，HBM4 內部設計製造）。
- [9] Micron：FY2026 Q3 財報新聞稿，SEC 存檔（2026-06-24，HBM4 1β、HBM4E 1γ 與量產規畫）。
- [10] Micron：FY2026 Q4 Prepared Remarks（2026-09-30，NVHBM 合作）。
- [11] Micron：1γ DRAM 技術介紹。
- [12] Samsung：2025 年第四季法說逐字稿（韓文，第 25–26 頁，TC-NCF 與 Hybrid Copper Bonding 說明）。
- [13] Cadence：HBM4E PHY；Synopsys：HBM4 PHY。
- [14] SK hynix：MR-MUF 技術與散熱說明（2024-07-30）。
- [15] 創意電子：3 奈米、12 Gbps HBM4 PHY 與控制器展示（2026-04-23）。
- [16] Lam Research：High-Bandwidth Memory Explained（2025-09-11）；Applied Materials：TSV 製程解決方案。
- [17] DISCO：Technical Briefing 2023，HBM 晶圓薄化與加工技術。
- [18] ASMPT：TCB 技術與 HBM4 12 層訂單說明（2026-02-05）。
- [19] Hanmi Semiconductor：COMPUTEX 官方展商 TC BONDER 4 產品頁；KRX 投資人說明會公告（2026-07-16）。
- [20] 住友電木：半導體相關材料業務；Resonac：AI 晶片材料擴產與 HBM 用 NCF（2024-03-29）。
- [21] Advantest：2025 年 7 月法說問答；FormFactor：記憶體 Known-Good-Die 高速晶圓測試方案（2025）。
- [22] 日月光：VIPack 平台；力成：TSV Solution。
- [23] 欣興：產品與永續創新；南亞塑膠：公司業務與南亞電路板介紹；景碩：產品總覽；味之素：電子材料技術與 ABF。
- [24] Samsung：與 AMD 擴大次世代 AI 記憶體合作（2026-03-18）。
- [25] SK hynix：TSMC OIP Conference 2026 記憶體產品展示（2026-09-28）。
- [26] ASML：EUV 微影系統；公司與 DUV／EUV 技術介紹。