INDUSTRY CONNECTIONS

CoWoS 先進封裝

把邏輯晶片與高頻寬記憶體放進同一封裝系統

CoWoS 是台積電的先進封裝技術家族。它讓邏輯晶片與 HBM 等元件經中介層互連,再接到封裝載板。這能把大量連接集中在短距離內,但同時需要晶片、記憶體、載板及封裝製程協調。

本頁資料最近查閱:

與 HBM 是合作還是競爭?

HBM 是記憶體元件,CoWoS 是整合技術。使用這類封裝的產品可將運算晶片與 HBM 相鄰配置;不是兩種互相替代的產品。

  • 不是所有 GPU 都用 HBM,也不是所有先進封裝都叫 CoWoS。
  • 先區分晶片功能,再看封裝方案。

為何封裝也可能成為限制?

多個高價元件集合後,組裝或界面失效的代價提高。大尺寸結構還要處理翹曲、熱與供電。

  • 可用的邏輯晶片、HBM、載板和封裝能力要同時配合。
  • 單一段擴產不能直接換算成相同數量的終端系統。

讀懂擴產公告

先區分是哪一種技術、哪一個流程、什麼單位的產能,以及何時完成客戶驗證。

  • 晶圓投入量、封裝件數與良品產出不是相同指標。
  • 地圖將載板、HBM 與運算晶片分開,便於檢視各自需求。

分類、性能與技術難點

S、R、L 代表不同中介層與互連架構,不是能直接排序為好壞的消費品等級。實際選擇由晶片組合、尺寸、佈線及電性決定。

CoWoS-S

常見應用:高密度邏輯與 HBM 整合

追求:利用矽中介層承接密集連接。

難點:中介層尺寸、製造良率與整合成本需要共同評估。

CoWoS-R

常見應用:採重佈線中介層的異質整合

追求:以聚合物與銅重佈線層連接晶片。

難點:線路密度、供電與熱機械結構需匹配封裝需求。

CoWoS-L

常見應用:更大型、多晶片高性能封裝

追求:在 RDL 平台局部嵌入高密度矽互連。

難點:局部互連、重佈線及整個大尺寸封裝的對位與良率要一起達成。

上下游與關聯環節

以下依地圖的供應、分類、技術或服務關係整理;關係方向保留原有標示,不代表個別公司之間已存在交易。

IC 封裝載板 → CoWoS 先進封裝

封裝承載與連接

CoWoS 結構中的載板承接上層整合並連向系統板,與中介層不同。

TSMC|CoWoS-S/R/L

資料查閱:2026-09-26

HBM 記憶體 → CoWoS 先進封裝

整合元件

CoWoS 可整合 HBM 與邏輯晶片;HBM 是記憶體元件,CoWoS 是封裝技術。

TSMC|CoWoS-S/R/L

資料查閱:2026-09-26

CoWoS 先進封裝 → GPU/AI 加速器

封裝整合選項

部分高性能 GPU/AI 加速器採這類封裝,不代表所有 GPU 都使用 CoWoS。

TSMC|CoWoS-S/R/L

資料查閱:2026-09-26

晶片封裝 → CoWoS 先進封裝

封裝技術家族之一

CoWoS 是台積電的先進封裝家族,不等於所有晶片封裝。

TSMC|CoWoS-S/R/L

資料查閱:2026-09-26

代表公司與產品角色

CoWoS 是台積電的封裝技術名稱。海外廠商列為其他先進封裝技術的比較,不代表提供 CoWoS。

台積電 TSMC

台灣 · 代表角色

CoWoS 封裝平台

提供 CoWoS,整合邏輯晶片與 HBM 等元件。

公司產品與角色來源

Intel

美國 · 相關角色

比較:其他先進封裝

EMIB、Foveros 是 Intel 的封裝技術,不是 CoWoS。

公司產品與角色來源

參考資料