CPO 為何能突破高速互連瓶頸？從七個工站看懂技術與量產挑戰

AI 資料中心為什麼需要 CPO？

當 AI 系統規模擴大，晶片之間交換資料的需求也持續增加。高速互連面臨的挑戰，逐漸從「能不能傳得更快」，延伸到「能不能在有限的電力、散熱與空間內，持續增加傳輸量」。

CPO（Co-Packaged Optics，共封裝光學）把光引擎與交換晶片等主要晶片放進共同封裝，讓資料更早從電訊號轉成光訊號。它的關鍵，是縮短高速電訊號必須通過的路徑，降低傳輸損失與補償負擔，進而改善互連功耗與頻寬密度。[1]

這項改變也提高了整合難度。光學元件靠近高功耗晶片後，製程、散熱、光纖對位、良率與維修，都必須共同考慮。CPO 的產業價值，因此分布在整條供應鏈。

技術突破：讓資料更早轉成光

傳統可插拔光模組本來就使用光纖，但光電轉換通常發生在設備前面板附近。資料從交換晶片出發，仍須先經過封裝、電路板走線與連接器，才進入光模組。

傳統架構：交換晶片 → 較長的板上電訊號路徑 → 可插拔光模組 → 光纖。

CPO 架構：交換晶片 → 短距離封裝內電連接 → 光引擎 → 光纖。

單通道速率提高後，電訊號的衰減、反射與串擾更難控制。為了維持訊號品質，系統需要驅動、等化與接收電路進行補償，這些功能也會消耗電力。CPO 透過縮短電路徑，減輕補償需求，並讓更多高速通道集中在有限的封裝空間內。[1]

因此，評估 CPO 的突破，要看每單位傳輸量的功耗，以及有限空間內能提供多少頻寬。至於訊號處理、重定時與錯誤更正等功能能簡化到什麼程度，仍取決於介面與完整鏈路設計。[2]

七個工站，分別解決什麼問題？

以下以採用矽光子的 CPO 為主。七個工站代表功能分工；實際製造中，部分工序平行進行，測試則貫穿多個階段。廠商也可能跨越數個工站。

01｜雷射與光源：讓光穩定供應，也能長期工作

這一站負責提供光引擎所需的光。雷射輸出的光，必須經過分光、調變、耦合與連接等環節，最後仍有足夠功率抵達接收端。因此，光源規格必須依據整條鏈路的損耗來設計。

困難在於，提高雷射功率會增加耗電與熱負擔，高溫又可能影響波長穩定性與使用壽命。當光源靠近高功耗 ASIC，可靠度就成為重要的設計條件。

一條常見解法是外部雷射光源 ELS：把雷射放在較容易控溫與更換的位置，再透過光纖送光給光引擎。Lumentum 的相關方案同時著重導熱路徑、功率與溫度裕量，以及老化篩選和加速壽命測試，以降低失效風險。[3]

外部光源也增加了供光光纖與連接管理的工作。另一條路線是整合光源，例如 Intel 的光學 I/O 技術。兩種方向反映的取捨，包括整合密度、光損耗、熱管理與維修方式。[4]

02｜PIC／EIC 與製程：讓光子與電子元件有效配合

PIC 是光子積體電路，負責導光、調變與光偵測；EIC 是電子積體電路，負責驅動、接收與相關控制。兩者共同構成高速光電轉換的基礎。

這一站的難題，是光學與電子元件對材料、製程和尺寸的要求不同。光學結構的細微差異可能改變傳輸特性，兩種晶片之間的連線也可能帶來寄生效應，影響高速表現。

異質整合讓不同元件採用適合自己的製程，再透過精密互連結合。台積電 COUPE 運用 SoIC-X 技術，將 EIC 堆疊在 PIC 上，縮短兩者之間的電連接，以改善電性與效率。[5]

部分高密度設計採用微環調變器，體積小，但對製程與溫度變化敏感。這需要精確的製程控制與溫度調控。NVIDIA 與台積電公開的合作內容，就將微環的製造一致性與熱敏感性列為工程重點。[6]

這一站的量產指標，是製造出的元件能否持續、穩定地達到規格。

03｜光引擎：讓元件規格變成可用的傳輸能力

光引擎將光子、電子元件與必要介面整合起來。發送時，電子電路驅動調變器，把資料寫到光上；接收時，光偵測器將光轉成電，再交由接收電路處理。

難題在於，各元件單獨合格，不代表組合後就能達到系統目標。驅動需求、光損耗、接收靈敏度、雜訊與散熱會彼此影響。例如，某項設計若降低了驅動功耗，卻增加光損耗，就可能需要更強的光源，抵銷原本的節能效果。

解法是同時設計電路、光路與熱路徑，從完整鏈路評估效益。台積電的 COUPE 平台便同時處理 EIC／PIC 電連接與光學耦合損耗，並考慮與主晶片共同封裝的需求。[7]

Broadcom、NVIDIA 等廠商的光引擎與平台設計，也可從這個角度理解：讓多個通道同時高速運作時，仍保有足夠的訊號品質與功耗、散熱裕量。[1][6]

04｜光纖耦合與連接：把精準對位變成可重複的製程

光引擎完成後，晶片內的光路必須接到外部光纖。光纖陣列單元 FAU 的作用，就是讓多根光纖以規定的位置與間距，對準晶片光學介面。

對位偏移會增加耦合損耗，多通道設計還必須兼顧整排光纖的一致性。因此，這一站必須把精準的光學對準，轉化成可大量重複的製造流程。[8]

工程上可採用主動對位，一邊量測光訊號，一邊調整位置；也可透過精密結構與被動對位，減少逐件調整的需求。Fabrinet 公開的光通訊製造能力包括主動、被動對位與精密組裝；波若威的產品布局則涵蓋 FAU、光纖束及相關 CPO 組件。[9][10]

連接器設計會進一步影響組裝與維修。SENKO 的可拆卸光學連接方案，提供更具彈性的連接方式，同時需要維持低損耗與重複連接的表現。[11]

耦合損耗降低後，前端光源與後端接收器都能獲得更多設計餘裕。

05｜光電整合與封裝：讓高密度與散熱同時成立

這一站把 ASIC 與光引擎整合進共同封裝，建立短距離、高密度的電連接，落實 CPO 的架構優勢。

光引擎越靠近高功耗晶片，熱管理就越重要。封裝必須同時安排電路、光纖出口、散熱結構與組裝空間，並規劃導熱路徑、熱隔離及溫度監測，與整機冷卻方式共同設計。[2]

封裝整合也牽動成本。昂貴的 ASIC 與多個光引擎組成模組後，任何部分失敗，都可能增加重工或報廢損失。因此，前段良品篩選、分階段測試與可行的重工策略，必須納入製程規劃。

台積電提供光電整合與製造平台，封裝測試業者則承接組裝與驗證工作。例如，NVIDIA 公開的 Spectrum-X Photonics 製造分工，列出矽品負責封裝、組裝與測試。[12]

06｜測試與可靠度：在成本繼續累積前找出缺陷

CPO 的測試必須涵蓋晶圓、裸晶、光引擎與完整封裝等階段，避免把有缺陷的元件繼續組進更昂貴的產品。

其中一項重要做法，是先確認「已知良品晶粒」，再投入後續整合。Intel 公開的矽光子製造能力包含晶圓級光電測試與雷射老化篩選，用來提高送往後段組裝元件的可信度。[4]

測試內容也必須從「能否傳資料」，延伸到「在什麼條件下仍能穩定傳資料」。光功率、耦合損耗、接收能力、誤碼表現與溫度變化，都會影響產品能否可靠運作；多通道同時工作的結果，也比單通道的最佳表現更接近使用情境。

測試越完整，通常需要越多時間與設備。因此，這一站還要改善自動化、測試介面與資料追溯，讓缺陷能被定位並回饋前段製程。測試效率會直接影響良率，以及每件合格產品的成本。

07｜交換平台與整機：交付能部署、監控與維修的設備

整機階段的評估，必須涵蓋交換晶片、光引擎、光源、電源與冷卻系統。局部電路節省的功耗，只有在整機層級仍能保留下來，才會成為資料中心的實際收益。

系統廠商還要處理光纖布線、連接器的操作空間、故障診斷與更換程序。例如，外部雷射可以設計成現場更換，但光引擎的維修方式仍取決於封裝架構。NVIDIA 公開的設計包含插座式與焊接式整合，各自對應不同的組裝及維護考量。[6]

NVIDIA、Broadcom 等平台廠商定義交換與光互連架構；整機製造商則將各部分整合成設備。NVIDIA 公開的製造流程中，鴻海承接系統組裝，之後還需完成系統驗證。[12]

這一站最終要回答的是：在實際負載下，整台設備能否持續提供足夠的頻寬，並把耗電、故障與維修時間控制在可接受的範圍。

觀察 CPO 產業鏈，應該看哪些進展？

沿著上述工程分工，可以把產業觀察重點歸納為三個層次。

首先是整機效益。比較功耗時，應確認是否包含光源、訊號處理與冷卻，以及比較雙方的有效傳輸量和運作條件是否一致。局部元件的節能幅度，不能直接視為整台設備的節能幅度。

其次是量產能力。除了單次高速展示，還要看多通道一致性、製程良率、測試效率與組裝成本。能穩定交付合格產品，才代表工程成果逐步轉化為可擴大的製造能力。

最後是營運與維修。光源或光引擎故障後如何定位、哪些部分能更換，以及更換時影響多少連線，都會左右部署價值。

CPO 透過縮短電路徑，為高速互連帶來新的設計空間；七個工站則共同決定這項優勢能保留多少。當光源穩定性、精密組裝、封裝良率與維修效率跟上頻寬提升，CPO 才能持續擴大實際應用。

本文依各廠商公開技術資料整理功能分工。不同平台的架構、供應商組合與導入階段並不相同，文中廠商例示不代表單一產品的完整供應名單。